Logisk Dekoder: Forskelle mellem versioner
Bar (diskussion | bidrag) m 1 version importeret |
Bar (diskussion | bidrag) |
||
| (En mellemliggende version af den samme bruger vises ikke) | |||
| Linje 7: | Linje 7: | ||
[[Fil:4to10.png|thumb|4-Line To 10-Line Dekoder]] | [[Fil:4to10.png|thumb|4-Line To 10-Line Dekoder]] | ||
Denne dekoder har 4 indgange og 10 udgange, og anvendes ofte ved adressedeskodning i mikroprocessorsystemer. | Denne dekoder har 4 indgange og 10 udgange, og anvendes ofte ved adressedeskodning i mikroprocessorsystemer. | ||
Dekoderens 4 indgange tilføres en binær 8421-kode, som aktiverer en af udgangene. I dette eksempel er udgangene "aktiv lave" hvilket betyder at en udgang er aktiv når udgangs-niveauet er 0 eller LO. | Dekoderens 4 indgange tilføres en binær 8421-kode, som aktiverer en af udgangene. I dette eksempel er udgangene "aktiv lave" hvilket betyder at en udgang er aktiv når udgangs-niveauet er 0 eller LO. | ||
| Linje 21: | Linje 21: | ||
Der anvendes NAND-gates, fordi udgangene skal være aktiv-lave. | Der anvendes NAND-gates, fordi udgangene skal være aktiv-lave. | ||
{{Logik-begreber}} | |||
[[Kategori:Kombinatorisk logik]] | [[Kategori:Kombinatorisk logik]] | ||
Nuværende version fra 4. nov. 2022, 21:18
En dekoder er et kredsløb der modtager en kode på indgangen, og aktiverer udgangene i overensstemmelse med det bitmønster der modtages og den digitale funktion af dekoderkredsløbet.
I dekoderens diagramsymbol vises ind- og udgange, og på selve symbolet skrives dekoderens funktion.
4-Line To 10-Line Dekoder
Denne dekoder har 4 indgange og 10 udgange, og anvendes ofte ved adressedeskodning i mikroprocessorsystemer.
Dekoderens 4 indgange tilføres en binær 8421-kode, som aktiverer en af udgangene. I dette eksempel er udgangene "aktiv lave" hvilket betyder at en udgang er aktiv når udgangs-niveauet er 0 eller LO.
Sandhedstabel for en 4-Line To 10-Line Dekoder
| D | C | B | A | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | Binær værdi |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 2 |
| 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 3 |
| 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 4 |
| 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 5 |
| 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 6 |
| 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 7 |
| 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 8 |
| 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 9 |
Selve opbygningen foregår ved, at der laves en matrix hvor hver indgangssignal findes i både inverteret og ikke inverteret form.
Der anvendes NAND-gates, fordi udgangene skal være aktiv-lave.